ASCII.jp:Zen 4アーキテクチャー詳細の続報 3D V-Cacheやメモリー、内蔵GPUなど AMD CPUロードマップ (1/3)

13コメント 2022-10-17 12:17|ASCII.jp

ツイッターのコメント(13)

X3Dのキャッシュダイを積層させたのを焼いてひとつにくっつけるとはたまげた
見ろ、V-Cache2層だったやないか、RDNA2のレイトレ使えないやないか!という大原てんてーの俺の言ったとおりだろ、という記事ですね。わはは。疑って申し訳ない!
32MBのキャッシュを結合してたんだ。だから64MBで1枚なのね。
ASCII "ロードマップでわかる! 当世プロセッサー事情 第 689 回 4 アーキテクチャー詳細の続報 3D V-Cache やメモリー、内蔵 GPU など CPU ロードマップ"

3D V-cache の 2 枚のダイを熱をかけて張り合わせるなんて、そんな精度がいるようなことができるんだなあ。
(3/3)
X670Eが高い理由はわかったけど、それにしてもって感じはあるな
色々と残っていた疑問を解決。
マザーボードが高いのはこういう理由だったのか。
昔はAMDの方がだいぶ安かったんですよね‥
安くて速いPCを組みにくい時代になってきてる。
5800X3Dの V-Cache、32MB*2構成なの、本当だったのか
Zen4+V-Cacheで32MB*4とか積むこともあるのかな(L2も倍になったことだし)
V-Cacheのダイの話でこれは結局32MBのSRAMダイを2つ重ねて一体化し1ダイ64MBという。Zen 4世代の V-Cacheも同様になるのではないかという見方。
ロードマップの補足といった感じの記事。
X3Dの構造がでてて面白い。Zen4でのV−Chacheは放熱がどうなるかだな。
以上
 
PR
PR